VIP会员
内容简介
本书介绍如何使用硬件描述语言Verilog进行FPGA设计。通过阅读本书，读者可以自行设计一个32位的RISC架构处理器—兼容市面上流行的ARM9微处理器。本书不仅详细介绍了Verilog
HDL的语法，而且独具匠心地介绍了如何使用这种精简的语言进行成熟作品的设计。这也是本书相对于其他类似图书的次尝试。本书以Verilog
RTL设计为核心，从第1章建立Verilog
RTL设计模型开始，到一章能够对Linux操作系统进行仿真。读者通过本书可以切实掌握基于ARM9的数字电路设计流程，并能够利用成熟的MCU软件设计工具生成BIN文件，通过BIN文件和一个只有1800行的兼容ARM9处理器内核，快速完成FPGA设计。
本书理论结合实际，图文并茂，由浅入深地介绍了如何使用Verilog语言进行FPGA设计，可作为机电控制、信息家电、工业控制、手持仪器、医疗器械、机器人技术等方面FPGA与嵌入式系统开发与应用参考书，适合对FPGA与嵌入式系统开发感兴趣的读者以及从事ARM嵌入式系统应用开发工程师阅读。
目录
前言
第1章 数字电路设计模型
1.1 的模型——带有输入输出的模块
1.2 组合逻辑
1.3 时序逻辑
1.4 同步电路
1.5 同步电路时序路径
1.6 RTL描述
1.7 综合生成电路
结束语
第2章 Verilog RTL编程
2.1 Verilog语言与RTL描述
2.2 Verilog描述语句对应电路
2.3 如何进行RTL设计
2.4 RTL设计要点
2.5 UART串口通信设计实例
结束语
第3章 Modelsim仿真
3.1 仿真的意义
3.2 testbench文件
3.3 Modelsim仿真工具
3.4 UART串口仿真实例
结束语
第4章 FPGA开发板原型验证
4.1 FPGA内部结构
4.2 FPGA开发板
4.3 FPGA设计开发流程
4.4 FPGA设计内部单元
4.5 UART设计在Altera FPGA的下载执行
4.6 UART设计在Xilinx FPGA的下载执行
结束语
第5章 ARM9微处理器编程模型
5.1 ARM公司历史
5.2 ARM处理器架构
5.3 微处理器基本模型
5.4 ARMv4架构模式
5.5 ARMv4架构内部寄存器
5.6 ARMv4架构的异常中断
5.7 ARMv4架构支持的ARM指令集
5.8 ARM指令与中断分析
结束语
第6章 兼容ARM9微处理器Verilog RTL设计
6.1 确定RTL设计的输入输出端口
6.2 经典的三级流水线架构
6.3 经典的五级流水线架构
6.4 三级流水线改进架构
6.5 适于兼容ARM9微处理器的三级架构
6.6 影响流水线架构执行的四种状况
6.7 第一级：取指阶段的Verilog RTL实现
6.8 第二级：乘法运算阶段的Verilog RTL实现
6.9 第三级：加法运算阶段的Verilog RTL实现
6.10 寄存器组的写入
6.11 CPSR/SPSR的写入
6.12 数据池的读写
6.13 第四级：读操作数据的回写
结束语
第7章 Hello World——兼容ARM9处理器内核运行的第一个程序
7.1 基于FPGA的SoC设计流程
7.2 使用RealView MDK编译Hello World程序
7.3 Modelsim仿真输出Hello World
7.4 建立Hello World的FPGA设计工程
结束语
第8章 Dhrystone Benchmark——兼容ARM9处理器内核性能测试
8.1 Dhrystone 2.1介绍
8.2 移植Dhrystone 2.1进行编译
8.3 使用Modelsim仿真运行Dhrystone Benchmark
8.4 在线可编程的FPGA SoC设计工程
8.5 Dhrystone Benchmark在开发板中运行
结束语
第9章 uClinux仿真——结合SkyEye，启动不带MMU的操作系统
9.1 ARM7TDMI-S处理器内核
9.2 以ARM7TDMI为核心的单片机
9.3 uClinux嵌入式操作系统
9.4 SkyEye硬件模拟平台
9.5 Modelsim下仿真uClinux启动过程
结束语
第10章 Linux操作系统仿真——结合mini2440开发板，启动带MMU的操作系统
10.1 ARM920T处理器内核
10.2 S3C2440A 32位微控制器
10.3 mini2440 ARM9开发板
10.4 NAND Flash仿真模型
10.5 为兼容ARM9处理器内核增加协处理器指令
10.6 建立仿真Linux操作系统的testbench
结束语
附录A 启动Linux操作系统的全部打印log信息
附录B 兼容ARM9处理器内核带注释的Verilog RTL代码摘要与插图
第1章 数字电路设计模型
本书讲述如何使用硬件描述语言Verilog进行FPGA（Field Programmable Gate
Array，现场可编程门阵列）设计。本书设计的对象是市场流的ARM9微处理器。本书将介绍使用Verilog设计一个兼容ARM9的处理器，并在FPGA上运行嵌入式软件。在用硬件描述语言进行编程时，时常听到的一句话是“心中有电路，手中写代码”。虽然从外表来看，使用Verilog语言和C、Java等其他语言编程没有什么区别，都是一行一行地写出代码以完成某种功能。但是，在使用硬件描述语言进行编程时，却是在对存在于心中的“电路”进行表述—这就是“心中有电路”的意思。硬件描述语言正如它的名字暗示的那样，它是一种用来描述硬件的语言，也就是用来描述心中电路的语言。我们对“描述”观的理解是，眼中看见了什么，然后用语言表达出来，让别人知道我们看到了什么。数字电路设计的过程也是这样：先构思我心中的电路是什么样，然后使用硬件描述语言表达出来，让综合器知道我想要什么电路。可见键的一点是：设计者必须明确自己心中的电路到底由什么组成。
本章将为你心中的电路建立一个模型。我们在心中创建电路的过程，正是建立一个电路模型的过程。这个电路模型是我们进行电路设计的起点，是创造的源头。如何使用洁的语言来构造存在于心中的电路，将是我们设计数字电路的关键。我们心中对电路规模的容纳是有限的，随着设计复杂度的增加，对于设计者建模能力的考验越来越大了。此时更需要考验设计者的“综合”能力，对于心中的电路做到纲举目张，才能设计出的电路。