内容简介
本书主要内容涉及多核处理器设计优化的三个方面：耗、高可靠和易测试；从处理器核、片上互连网络和内存系统三个方面论述多核处理器设计的耗和高可靠优化方法；从逻辑电路的可测试体系结构以及存储器电路的自测试方面论述多核处理器的可测试设计方法；从新型三维堆叠架构以及异构数据中心系统层面论述多核处理器的能效提升方法；并以计算技术研究所自主研发的DPU-M多核处理器为例，介绍相关成果的应用。 本书适合于从事集成电路、计算机体系结构方向学术研究，以及从事处理器设计优化工具开发和应用的科技人员参考；也可作为集成电路、计算机体系结构专业的高等院校教师、研究生和高年级本科生的教学参考书。
目录
FOREWORD前言第1章 绪论 1.1 多核处理器体系结构简介 1.1.1 多核处理器 1.1.2 多核处理器的片上互连网络 1.1.3 多核处理器的内存系统 1.2 多核处理器体系结构设计的关键问题 1.2.1 耗与热能问题 1.2.2 高可靠设计问题 1.3 本书章节组织结构 参考文献第2章 处理器核的耗设计 2.1 耗管理方法概述 2.1.1 耗管理的硬件支持 2.1.2 面向能优化耗管理 2.1.3 面向热能耗管理 2.2 多核处理器的热耗容量预测 2.2.1 线程策略对热耗容量的影响 2.2.2 初始温度对热耗容量的影响 2.3 面向热能约束和能优化耗管理 2.3.1 静态因子测量 2.3.2 热耗管理 2.4 实验环境搭建及结果分析 2.4.1 避免过热效应 2.4.2 提高频率 2.5 本章小结 参考文献第3章 处理器核的高可靠设计 3.1 高可靠设计方法概述 3.1.1 影响电压紧急高可靠设计的三个因素 3.1.2 电压紧急的消除、避免和容忍技术 3.2 基于存储级并行指令调度的电压紧急消除 3.2.1 存取操作数指令队列检查机制 3.2.2 多线程预测器 3.2.3 指令调度方法 3.2.4 实验环境搭建与结果分析 3.3 基于电压特线程调度的电压紧急消除 3.3.1 电压特建模 3.3.2 线程调度方法 3.3.3 硬件设计 3.3.4 实验环境搭建与结果分析 3.4 本章小结 参考文献第4章 片上互连网络的耗设计 4.1 片上网络体系结构概述 4.2 片上网络耗管理 4.2.1 耗管理的核心问题 4.2.2 动耗管理 4.2.3 静耗管理 4.3 基于穿梭片上网络的节点耗管理方法 4.3.1 片上网络数据流的时空异构 4.3.2 穿梭片上网络 4.3.3 节点耗管理 4.3.4 实验环境搭建与结果分析 4.4 本章小结 参考文献第5章 片上互连网络的高可靠设计 5.1 互连线的串扰效应 5.1.1 串扰问题的提出 5.1.2 串扰效应的影响与故障模型 5.1.3 针线串扰效应的容错设计 5.2 片上网络的存储转发特征 5.3 错开信号跳变容忍串扰的理论推导 5.3.1 时延故障 5.3.2 尖峰故障 5.4 跳变时间调整的规则 5.4.1 潜在时延故障 5.4.2 潜在尖峰故障 5.5 时序分析与跳变时间调整系统 5.6 实验环境搭建与结果分析 5.6.1 时延能 5.6.2 面积开销 5.6.3 耗开销 5.6.4 体能 5.7 本章小结 参考文献第6章 多核处理器内存系统的耗设计 6.1 内存系统耗技术概述 6.1.1 片上缓存与内存控制器 6.1.2 动耗优化 6.1.3 静耗优化 6.2 内存系统互连能效优化技术 6.2.1 内存系统新型互连技术 6.2.2 片上缓存互连技术 6.3 基于硅激光互连的内存设计方法 6.3.1 硅激光互连技术概述 6.3.2 DRAM内存访问机理与特分析 6.3.3 硅激光互连DRAM架构设计 6.3.4 实验评估 6.4 本章小结 参考文献第7章 多核处理器内存系统的高可靠设计 7.1 多核处理器内存系统高可靠设计技术概述 7.1.1 电路级的缓存容错技术 7.1.2 体系结构级缓存容错技术 7.2 多核处理器NUCA节点故障模型 7.2.1 术语介绍 7.2.2 末级缓存架构 7.2.3 地址黑洞模型 7.3 支持离线节点隔离的交叉跳跃映射技术 7.4 基于利用率的节点重映射技术 7.4.1 基于栈距离的利用率度量方法 7.4.2 针对节点重映射的栈距离分析模型 7.4.3 节点重映射问题形式化以及求解 7.5 节点重映射的实现 7.5.1 栈距离分析与重映射过程 7.5.2 可重构路由器设计 7.6 实验方案与结果 7.6.1 实验环境与测试集 7.6.2 故障注入机理 7.6.3 实验结果 7.7 本章小结 参考文献第8章 三维堆叠多核处理器的耗设计 8.1 三维堆叠多核处理器体系结构概述 8.1.1 三维集成技术与TSV制造 8.1.2 三维片上网络 8.2 高TSV利用率的三维堆叠片上网络设计 8.2.1 TSV共享方法的基本架构 8.2.2 三维路由器设计与实现 8.2.3 TSV共享逻辑对物理设计的影响 8.2.4 路由算法设计 8.2.5 TSV共享的全局配置 8.2.6 采用GS行异构共享拓扑的设计空间探索 8.3 实验评估 8.4 本章小结 参考文献第9章 三维堆叠多核处理器的高可靠设计 9.1 三维堆叠处理器的高可靠设计概述 9.1.1 三维堆叠供电网络 9.1.2 三维堆叠处理器的电压紧急分布特 9.2 软硬件协同的三维堆叠处理器电压紧急高可靠设计 9.2.1 分层隔离的故障避免电路设计 9.2.2 紧急线程优先的线程调度方法 9.3 实验环境搭建与结果分析 9.3.1 电压紧急减少 9.3.2 工作频率提升 9.4 本章小结 参考文献第10章 多核处理器可测试设计 10.1 多核处理器可测试设计概述 10.1.1 逻辑电路可测试设计体系结构 10.1.2 逻辑电路可测试设计技术 10.2 DPU_m芯片逻辑电路可测试设计 10.2.1 芯片模块级扫描结构设计 10.2.2 芯片顶层测试结构 10.2.3 片上时钟控制 10.2.4 芯片测试向量生成流程 10.2.5 实验结果与分析 10.3 DPU_m芯片片上存储器的内建自测试设计 10.3.1 片上存储器测试 10.3.2 存储器内建自测试的工具 10.3.3 存储器内建自测试顶层设计 10.3.4 实验结果与分析 10.4 本章小结 参考文献第11章 基于异构多核处理器的数据中心TCO优化 11.1 异构多核处理器能效建模方法概述 11.1.1 异构系统概述 11.1.2 能效建模及其重要 11.1.3 资源管理 11.2 异构多核处理器能模型 11.2.1 协同横向扩展和垂直扩展的能建模 11.2.2 模型实现与能优化 11.2.3 实验环境搭建与结果分析 11.3 异构多核处理器能效优化策略 11.3.1 异构多核处理器能效建模 11.3.2 异构多核处理器能效优化 11.3.3 实验环境搭建与结果分析 11.4 异构数据中心系统的TCO优化 11.4.1 数据中心系统概述 11.4.2 基于解析的数据中心更新框架 11.4.3 成本效益评估—耗与能 11.5 本章小结 参考文献第12章 结与展望 12.1 全书内结 12.2 新兴技术展望 12.2.1 “存算一体”计算架构 12.2.2 领域定制处理器 参考文献索引